本文來自微信公眾號“科技云報到”。
每一次科技創(chuàng)新的浪潮都是通過突破某一項先進生產(chǎn)力要素，從而提升人類生產(chǎn)效率所實現(xiàn)。
回望前三次科技革命的步伐，不難發(fā)現(xiàn)，一項先進生產(chǎn)力從萌芽到被廣泛使用，其核心在于能否變革人類的生產(chǎn)生活方式，帶來生產(chǎn)效率大幅提升。
3月2日，國務院副總理劉鶴在北京調(diào)研集成電路企業(yè)發(fā)展并主持召開座談會。劉鶴指出，我國已形成較完整的集成電路產(chǎn)業(yè)鏈，在局部已形成了很強的能力。發(fā)展集成電路產(chǎn)業(yè)必須發(fā)揮新型舉國體制優(yōu)勢，尤其是我國擁有龐大的芯片消費市場和豐富的應用場景，這是市場經(jīng)濟下最寶貴的資源，是推動集成電路產(chǎn)業(yè)發(fā)展的戰(zhàn)略性優(yōu)勢。
Chiplet是平衡性能與成本的
“靈丹妙藥”
當前，摩爾定律逐步趨近于物理極限，新工藝制程發(fā)展雖然使得芯片的體積與性能不斷迭代，但同時也帶來了高昂的成本。
據(jù)IBS統(tǒng)計，28nm芯片的設計成本在4000萬美元，16nm芯片設計成本約1億美元，而5nm芯片的設計成本更高達5.4億美元。
再繼續(xù)發(fā)展下去，先進工藝的投入產(chǎn)出比已難以具備商業(yè)合理性，同時受制于光刻尺寸及晶圓廠良率，單芯片的面積也很難繼續(xù)延伸，未來芯片設計的成本將直接“勸退”中小廠商，甚至大廠也需要摸一下自己的口袋。
而Chiplet的出現(xiàn)則是給了整個行業(yè)一個新的思路，Chiplet技術可以將大型7nm設計的成本降低25%，5nm及以下的制程節(jié)省的成本更多，基于Chiplet架構的芯片設計理念也逐步成為后摩爾時代提升芯片性能及算力的共識。
簡單來說，Chiplet技術就是對原本復雜的SoC芯片的解構，將滿足特定功能的裸片通過Die-to-Die內(nèi)部互連技術與底層基礎芯片封裝組合在一起，類似于搭建樂高積木一般，最后集成為一個系統(tǒng)級芯片，如采用28nm的芯片，通過Chiplet的方式，便可使其性能和功能接近16nm甚至7nm工藝的芯片。
這樣可以通過對不同功能模塊的芯片選用合適的制程工藝，從技術方面實現(xiàn)各功能的最優(yōu)化、成本的最小化、性價比的最大化、模塊復用的靈活化。
來源：SiP與先進封裝技術
隨著Chiplet小芯片技術的發(fā)展以及國產(chǎn)化替代進程的加速，在先進制程受到國外限制情況下，Chiplet為國產(chǎn)市場開辟了新思路，有望成為我國集成電路產(chǎn)業(yè)逆境中的突破口之一。
根據(jù)Gartner預測，基于Chiplet方案的半導體器件收入將在2024年達到505億美元左右，2020-2024年間復合增速達98%。
近年來，國外廠商基于Chiplet技術在各領域都有所嘗試，利用Chiplet技術在自身CPU、GPU等通用芯片上的應用已逐步商業(yè)化，可以將多顆不同工藝、不同功能的小芯片，通過2D、2．5D、3D等各種方式整合在一起，更靈活地制造大型芯片，當前AMD推出的銳龍、霄龍?zhí)幚砥?，英特爾最新的酷睿、至強處理器，都是典型的小芯片架構，而蘋果M2 Max芯片通過“簡單”的拼接，更加充分地展示出Chiplet在封裝互連技術、半導體制造和電路設計上的巨大想象空間。
放眼國內(nèi)，在先進制程受到國外限制情況下，國產(chǎn)化替代進程逐漸加速，Chiplet也為國內(nèi)廠商和市場開辟了新思路，是僅有的幾種可滿足國內(nèi)日益增長的大算力需求的方式之一，有望成為我國集成電路產(chǎn)業(yè)在逆境中的突破口。
同時，面對碎片化且預算有限的算力芯片需求，Chiplet可快速部署高性價比的工程化方案。
全球各大科技巨頭布局
Chiplet工藝
以ChatGPT為代表的的AI應用蓬勃發(fā)展，對上游AI芯片算力提出了更高的要求，頭部廠商通過不斷提升制程工藝和擴大芯片面積推出更高算力的芯片產(chǎn)品。
2022年，英偉達發(fā)布H100采用4nm工藝達到INT8算力1513 TOPS。
然而伴隨摩爾定律逼近物理極限，制程升級和芯片面積擴大帶來的收益邊際遞減，架構創(chuàng)新或將成為提升芯片算力另辟蹊徑的選擇。
2022年8月，國產(chǎn)廠商壁仞科技發(fā)布BR100 GPU，采用7nm制程+Chiplet技術，實現(xiàn)了高達2048 TOPS算力，創(chuàng)下全球GPU算力新紀錄。
來源：壁仞科技
研究顯示，當5nm芯片的面積達到200mm2以上，采用5 Chiplets方案成本就將低于單顆SoC，并將大幅降低面積增加帶來的良率損失。
臺積電為Chiplet工藝的領軍者，在其3DFabricTM技術平臺下有CoWoS、InFO、SoIC三種封裝工藝。
其中，CoWoS工藝早在2016年就在英偉達Tesla P100 AI數(shù)據(jù)中心GPU上得到應用，而AMD的最新GPU、CPU亦廣泛采用了該工藝。
除臺積電以外，三星、Intel等龍頭廠商亦各自推出了自己用于Chiplet的封裝技術，如三星I-Cube（2.5D封裝），X-Cube（3D封裝），英特爾EMIB（2.5D封裝），英特爾Foveros（3D封裝）。
此外，除了成本和良率端的優(yōu)勢，Chiplet技術帶來高速的Die to Die互連，使得芯片設計廠商得以將多顆計算芯粒集成在一顆芯片中，以實現(xiàn)算力的大幅提升。
蘋果M1 Ultra用了臺積電InFO_LSI工藝，將兩顆M1 Max進行拼接，大幅提升整體性能。
前述的BR100則是采用臺積電CoWoS-S，將兩顆計算芯粒進行并聯(lián)以實現(xiàn)算力提升。
中國版Chiplet技術標準
亟待制定
作為一種互連技術，Chiplet與其他很多技術類似，標準的制定對整個產(chǎn)業(yè)來說意義重大。
就像樂高積木之所以能夠在全球風靡，其中的一個重要原因就在于其積模件的標準化。
對于Chiplet來說，能否進一步向前發(fā)展，很大程度上取決于能否出現(xiàn)一種將不同芯片模型連接起來的標準接口。
對于我國的芯片產(chǎn)業(yè)來說，積極擁抱國際標準是一個必選項，定制我國自己的Chiplet標準更是迫在眉睫。
時間退回到2020年8月，中科院計算所牽頭成立了中國計算機互連技術聯(lián)盟，重點圍繞Chiplet小芯片和微電子芯片光I/O（輸入/輸出）成立了兩個標準工作組，就前者而言，CCITA于2021年5月在工信部立項了Chiplet標準，即《小芯片接口總線技術要求》，由中科院計算所、工信部電子四院和國內(nèi)多個芯片廠商合作展開標準制定工作。
小芯片接口標準制定集結了國內(nèi)產(chǎn)業(yè)鏈上下游60多家單位共同參與研究。
在去年12月16日舉辦的“第二屆中國互連技術與產(chǎn)業(yè)大會”上，首個由中國集成電路領域相關企業(yè)和專家共同主導制定的《小芯片接口總線技術要求》團體標準，正式通過工信部中國電子工業(yè)標準化技術協(xié)會的審定并發(fā)布。
這是中國首個原生Chiplet技術標準，對于中國集成電路產(chǎn)業(yè)延續(xù)“摩爾定律”，突破先進制程工藝限制具有重要意義。
這項標準描述了CPU、GPU、人工智能芯片、網(wǎng)絡處理器和網(wǎng)絡交換芯片等應用場景的小芯片接口總線（Chiplet）技術要求，包括總體概述、接口要求、鏈路層、適配層、物理層和封裝要求等，以靈活應對不同的應用場景、適配不同能力的技術供應商，通過對鏈路層、適配層、物理層的詳細定義，實現(xiàn)小芯片之間的互連互通，兼顧了PCIe等現(xiàn)有協(xié)議的支持，并列出了對封裝方式的要求。
截至目前，基于Chiplet架構進行芯片設計，但由于技術門檻較高，如果只靠自身完成全部設計，需要芯片廠商具備從芯片整體的架構設計到其中并行或者串行物理層接口，甚至先進封裝的能力，當下只有Intel公司能做到；因此，在我國首先需形成完整的、面向Chiplet架構設計芯片的社會分工，在此基礎上，形成Chiplet標準則更加重要。
在芯片工藝被國外“卡脖子”的情況下，很多人都認為Chiplet是我國在芯片領域彎道超車的一個機會。
但不要忘了，在實際駕駛的過程中，彎道超車是要盡力避免的操作，在直線上加速超車才是正確的行為。
芯片產(chǎn)業(yè)的積累也不是短時間可以完成的，也不是靠抄近道、投機取巧可以實現(xiàn)的。
而國內(nèi)廠商要走“全自研”路線，仍需打磨很長時間。
