對數(shù)據(jù)存儲和處理(汽車應(yīng)用)的需求越來越大。多年來，人們一直在尋找一種結(jié)合了DRAM和NAND閃存優(yōu)點的通用存儲器，這種存儲器成本低、性能可靠、用途廣泛，有可能取代它們，滿足帶寬不斷增長的需求并降低功耗。在查看內(nèi)存層次結(jié)構(gòu)時(圖1.3.6)，并不缺少新的內(nèi)存、材料和體系結(jié)構(gòu)，這些新內(nèi)存、材料和體系結(jié)構(gòu)正在考慮取代內(nèi)存層次結(jié)構(gòu)中的各個層次。雖然相變存儲器(PCRAM或PCM)、電阻存儲器(RRAM)、鐵電場效應(yīng)晶體管(FeFETs)和各種磁性存儲器(MRAM)是過去幾年研發(fā)的熱點，但目前SRAM、DRAM和NAND閃存仍是主流。
為了取代SRAM L1緩存，結(jié)合了SRAM的速度和flflash的非易變性，考慮了Spin-Torque-Transfer MRAM(STT-MRAM)。它是一種單晶體管結(jié)構(gòu)，帶有一個磁隧道結(jié)(MTJ)存儲器單元，這可能是解決不斷增加的對SRAM單元大小的不確定性的一個答案。到目前為止，STT-MRAM對SRAM L3有一個清晰的價值定位，但它還不足以取代L1和L2緩存。此外，由于共享的寫/讀行，內(nèi)存單元遭受可靠性問題。
雖然仍處于研發(fā)階段,Spin-Orbit-Torque MRAM(SOT-MRAM)在這方面可能是一個更好的選擇。SOT-mram在設(shè)備下集成了一個SOT層。它通過向相鄰的SOT層注入面內(nèi)電流來誘導(dǎo)該層的切換。讀和寫有兩種不同的路徑，其中讀類似于STT，而寫不是通過MTJ完成的。這樣做的好處是可以分別優(yōu)化讀和寫路徑。通過在形成SOT的硬掩膜中集成鐵磁體，可以在較低的功率下實現(xiàn)更快的開關(guān)。
另一種方法是將SRAM和邏輯這樣的內(nèi)存堆疊在一起。這允許增加帶寬，減少形式因素，并提高功率效率。標(biāo)準(zhǔn)的3D通硅(TSV)和晶圓對晶圓的連接技術(shù)可以用于此目的，但也可以采用混合方法，即通過順序3D處理實現(xiàn)設(shè)備與標(biāo)準(zhǔn)電池之間最短的互連，并通過標(biāo)準(zhǔn)3D技術(shù)在塊級實現(xiàn)互連，從而在過程復(fù)雜性和功率性能增益方面進行最佳權(quán)衡。它還允許為邏輯部分和SRAM部分(垂直設(shè)備或VFET)引入特定的設(shè)備架構(gòu)和技術(shù)。這就表明，VFET對于SRAM應(yīng)用是非常有利的，這允許人們減小面積，尤其是當(dāng)人們考慮堆疊它們時。
DRAM的微縮受到壓力，在1nm處趨于穩(wěn)定，要取代DRAM是非常困難的，大多數(shù)研究都集中在將DRAM堆疊到高帶寬模塊中，而該技術(shù)仍有望進一步縮放。
雖然沒有取代NAND閃存和DRAM，但基于PCRAM（由英特爾于2015年推出）的3D XPoint在過去幾年中獲得了很多關(guān)注。目前，128GB密度和20nm幾何尺寸的兩層堆疊架構(gòu)，預(yù)計將在下一代進入四層堆疊，并將密度提高一倍。
FeFET是一種仍處于研發(fā)階段的技術(shù)，在這種器件中，鐵電材料被引入到標(biāo)準(zhǔn)MOSFET的柵極疊層中。偶極子以非易失性方式改變晶體管的閾值電壓。雖然對于將其用作邏輯應(yīng)用程序的steep-slope設(shè)備仍存在激烈的爭論，但它對存儲器的好處更加明確:可伸縮性。FJ能耗，讀/寫速度在10ns以內(nèi)，高續(xù)航能力和保持性。然而，從一個器件升級到需要以幾乎相同的方式執(zhí)行的數(shù)百萬個存儲單元，仍需要證明。
一般來說，甚至比邏輯應(yīng)用程序更早，在內(nèi)存中有一個持續(xù)的趨勢，那就是使用3D技術(shù)，并將更多的層堆疊在一起以增加帶寬。
最后，在研究冷存儲器時，DNA或更一般的分子存儲器是更具有探索性的途徑之一。這個想法是利用分子來儲存大量的數(shù)據(jù)。挑戰(zhàn)與書寫和閱讀有關(guān)，在生命科學(xué)應(yīng)用的基礎(chǔ)上，可以使用特定的排序技術(shù)。
機器學(xué)習(xí)（ML）和量子計算時代
在過去的幾年里，人工智能(AI)的應(yīng)用蓬勃發(fā)展，從圖像處理到語音識別，再到診斷疾病和預(yù)測天氣狀況。這些應(yīng)用程序通常需要在云中進行高耗能的數(shù)據(jù)處理。大多數(shù)實現(xiàn)基于GPU，有些基于FPGA，很少有基于專門為深度學(xué)習(xí)而構(gòu)建的ASIC。另一方面，與延遲、電力效率和隱私相關(guān)的問題要求這種處理在邊緣完成，電池驅(qū)動的物聯(lián)網(wǎng)(IoT)設(shè)備對能源效率和消耗提出了很高的要求，有時甚至在毫瓦級。
對于監(jiān)督學(xué)習(xí)，參數(shù)仍然可以在云端進行處理，但是推理，決策需要交給傳感器。這需要在深度學(xué)習(xí)過程中訓(xùn)練記憶層，通過這些連續(xù)的層獲取存儲在記憶中的重復(fù)加權(quán)數(shù)據(jù)。每個存儲器陣列表示神經(jīng)網(wǎng)絡(luò)的一層。將數(shù)據(jù)放在處理器附近可以減少延遲和功耗，這是內(nèi)存中計算的前提。
為了存儲學(xué)習(xí)權(quán)重的值，使用了模擬的非易失性設(shè)備，如電阻RAM(RRAM)技術(shù)，它曾被視為NAND閃存的替代品，但在人工智能環(huán)境中被重新定位為專門的人工智能存儲技術(shù)。在這種情況下，學(xué)習(xí)到的權(quán)值被編碼到各個設(shè)備的電導(dǎo)中，電導(dǎo)隨著寫的數(shù)量的增加而變化，輸入值被設(shè)置為RRAM陣列的字線(WL)電壓。然后，單元格的電流是權(quán)重和輸入值的乘積，單詞行的電流將是該行中單元格電流的總和。這是在不改變權(quán)值的情況下實現(xiàn)卷積的有效方法。
一般來說，模擬計算只有在允許較低的精度、增加的可變性和系統(tǒng)誤差的情況下才有意義。當(dāng)在足夠高的電阻水平下操作時，這些典型的光纖RRAM單元中的變化通常太大，因此也在考慮其他存儲器技術(shù)，如基于InGaZnO（IGZO）的2T-1C DRAM、SOT-MRAM和具有分離寫入路徑的PCM。
最后，利用自旋/電子作為量子信息載體并有望解決棘手計算問題的量子計算，直到幾年前還只是物理學(xué)家的一個夢想。在社區(qū)中已經(jīng)獲得了巨大的動力來推動這種全新的計算模式，其中的基本組成部分是q-bit，將其推向下一個層次，并使其成為技術(shù)現(xiàn)實。令人鼓舞的是，更多的努力正在開發(fā)基于si的平臺，用于快速和統(tǒng)計相關(guān)的尋路和基準(zhǔn)測試，以解決量子計算中的關(guān)鍵挑戰(zhàn)。
