本文來自微信公眾號(hào)“半導(dǎo)體行業(yè)觀察”，作者/杜芹。
當(dāng)今，芯片行業(yè)正經(jīng)歷一系列深刻的變革：設(shè)計(jì)復(fù)雜性日益增加、向埃米時(shí)代的跨越、1000倍的功率目標(biāo)減少、multi-die的挑戰(zhàn)，還有很重要的人才短缺問題。據(jù)BCG ananlysis的分析，到2030年，據(jù)預(yù)測(cè)，美國(guó)的設(shè)計(jì)工作者需求將高達(dá)89,000人，相比現(xiàn)在預(yù)計(jì)將有接近50%的增長(zhǎng)。但遺憾的是，到那時(shí)供應(yīng)量預(yù)計(jì)只有66,000人，且這一數(shù)字每年僅增長(zhǎng)不到1%。這就意味著到2030年，設(shè)計(jì)行業(yè)面臨的人才短缺達(dá)到23,000人，并且這個(gè)數(shù)字預(yù)計(jì)每年還會(huì)以3,000人的速度持續(xù)增長(zhǎng)，缺口高達(dá)35%。
“時(shí)間就是金錢”是半導(dǎo)體行業(yè)中的生動(dòng)演繹。為了應(yīng)對(duì)這一系列的挑戰(zhàn)，半導(dǎo)體行業(yè)必須不斷地尋找新的方法來提高生產(chǎn)效率和質(zhì)量。近些年，EDA“左移”策略在芯片設(shè)計(jì)中逐漸被廣大業(yè)界所采納。物理設(shè)計(jì)、測(cè)試與驗(yàn)證等環(huán)節(jié)越來越多地被提前到RTL設(shè)計(jì)階段。值得關(guān)注的是，AI的逐漸參與，也成為一道亮麗風(fēng)景線?，F(xiàn)在，AI技術(shù)不僅滲透到了芯片設(shè)計(jì)、驗(yàn)證和制造，還開始滲透到測(cè)試中，為測(cè)試這一傳統(tǒng)流程注入了前所未有的活力和精確性。
芯片測(cè)試復(fù)雜性攀升，亟需更先進(jìn)的ATPG技術(shù)
隨著芯片不斷邁向先進(jìn)工藝節(jié)點(diǎn)技術(shù)及其設(shè)計(jì)規(guī)模的擴(kuò)張，測(cè)試領(lǐng)域遭遇了前所未有的復(fù)雜度和挑戰(zhàn)。采用先進(jìn)工藝的設(shè)備導(dǎo)致了測(cè)試設(shè)備（ATE）成本的急劇上升，主要受到高引腳數(shù)、快速接口和深度模式存儲(chǔ)器對(duì)高性能測(cè)試硬件的需求影響。此外，隨著芯片的功能不斷擴(kuò)展，也帶來了對(duì)更多邏輯的測(cè)試需求，進(jìn)而需要更多的模式和測(cè)試器內(nèi)存，導(dǎo)致測(cè)試成本的持續(xù)增長(zhǎng)。
在芯片測(cè)試中，"pattern count"是一個(gè)很重要的概念。它通常指的是測(cè)試向芯片應(yīng)用的測(cè)試模式的數(shù)量。簡(jiǎn)單地說，這些pattern是一系列的輸入信號(hào)，用于檢查芯片上的各種功能和結(jié)構(gòu)是否按預(yù)期工作。每一個(gè)pattern都會(huì)模擬一個(gè)特定的工作場(chǎng)景或操作條件，以確定芯片在該場(chǎng)景或條件下是否正常工作。
pattern count與測(cè)試成本直接相關(guān)。因?yàn)楦遬attern count可能意味著更為詳盡和全面的測(cè)試，但也可能意味著更長(zhǎng)的測(cè)試時(shí)間和更高的成本。相反，一個(gè)低的pattern count可能減少了測(cè)試的時(shí)間和成本，但可能遺漏某些關(guān)鍵的測(cè)試場(chǎng)景。所以，對(duì)于pattern count需要找到一個(gè)平衡，既能確保芯片在各種場(chǎng)景下都經(jīng)過充分測(cè)試，又能保持效率。在芯片測(cè)試中，優(yōu)化pattern的數(shù)量至關(guān)重要。
為了生成這些pattern count，自動(dòng)測(cè)試模式生成（ATPG）流程應(yīng)用而生。ATPG的主要目標(biāo)是確保芯片或硬件系統(tǒng)的高質(zhì)量、低成本、快速運(yùn)行和高生產(chǎn)率。在質(zhì)量方面，它需要檢測(cè)所有的有缺陷的部件，從而保證較低的DPPM（每百萬件的缺陷部件數(shù)），并支持先進(jìn)的故障模型。從成本的角度考慮，ATPG要努力最小化測(cè)試pattern或測(cè)試周期，同時(shí)也減少測(cè)試的數(shù)據(jù)量。在運(yùn)行時(shí)間方面，它強(qiáng)調(diào)快速的pattern生成和質(zhì)量結(jié)果分析。為了提高生產(chǎn)率，ATPG工具需要有開箱即用的自動(dòng)化功能。
典型的ATPG流程往往比較復(fù)雜，它包含多個(gè)相互依賴的參數(shù)，而且主要依賴手動(dòng)迭代和微調(diào)測(cè)試配置來優(yōu)化測(cè)試結(jié)果質(zhì)量(QoR)，但手動(dòng)估計(jì)參數(shù)可能會(huì)導(dǎo)致不準(zhǔn)確的結(jié)果或效率低下。工程師需投入大量時(shí)間進(jìn)行迭代以保證測(cè)試質(zhì)量。而且ATPG流程的不可預(yù)測(cè)性增加了管理難度，這可能需要經(jīng)驗(yàn)豐富的工程師來支持。這些問題可能會(huì)導(dǎo)致項(xiàng)目延誤和資源浪費(fèi)，還延長(zhǎng)了流片的項(xiàng)目時(shí)間線，增加硅片測(cè)試成本。
所以，現(xiàn)在的ATPG技術(shù)已經(jīng)不足夠滿足當(dāng)前的需求，工程師不能再依賴這種方法來滿足最后期限或?qū)崿F(xiàn)最佳結(jié)果。行業(yè)亟需更先進(jìn)和高效的ATPG解決方案來滿足未來芯片在測(cè)試領(lǐng)域的挑戰(zhàn)。
新思科技TSO.ai工具為半導(dǎo)體測(cè)試注入AI動(dòng)力
面對(duì)復(fù)雜的半導(dǎo)體測(cè)試挑戰(zhàn)，AI展現(xiàn)出了其潛在的價(jià)值。與傳統(tǒng)的方法相比，AI能夠更快、更準(zhǔn)確地生成測(cè)試pattern，確保高覆蓋率，同時(shí)還能大幅度減少所需的時(shí)間和資源。
作為將AI引入EDA工具領(lǐng)域的先行者，新思科技的TSO.ai（測(cè)試空間優(yōu)化AI）是業(yè)界首款用于半導(dǎo)體測(cè)試的自主人工智能(AI)應(yīng)用程序，它有如下四大主要特點(diǎn)或優(yōu)勢(shì)：
●利用人工智能技術(shù)，以更少的pattern實(shí)現(xiàn)更高的測(cè)試覆蓋率。
●提供可重復(fù)且可預(yù)測(cè)的流程，以滿足設(shè)計(jì)進(jìn)度的需求。
●通過有效的迭代和并行運(yùn)行加速周轉(zhuǎn)時(shí)間。
●無需專門的工具知識(shí)，即可在大規(guī)模上實(shí)現(xiàn)專家級(jí)的生產(chǎn)力。
那么，TSO.ai是如何借助AI的力量來實(shí)現(xiàn)這些優(yōu)勢(shì)的？
為了提高效率，TSO.ai通過并行ATPG運(yùn)行學(xué)習(xí)并確定這些因子之間的關(guān)聯(lián)性，根據(jù)學(xué)習(xí)結(jié)果智能地調(diào)整設(shè)置，并通過連續(xù)的運(yùn)行不斷減少搜索空間，以達(dá)到最優(yōu)值。TSO.ai工具會(huì)盡可能的生成最少數(shù)量的測(cè)試pattern，來降低測(cè)試的周期，并適應(yīng)有限的測(cè)試器存儲(chǔ)器。雖然TSO.AI可以最小化pattern數(shù)量，但它卻是以最大化測(cè)試覆蓋率為目標(biāo)。
使用TSO.ai實(shí)現(xiàn)的最佳pattern數(shù)量
具體到TSO.ai運(yùn)行上，有兩種配置策略：包括冷啟動(dòng)和熱啟動(dòng)。沒有先前關(guān)于設(shè)計(jì)和參數(shù)的學(xué)習(xí)的初始TSO.ai運(yùn)行稱為冷啟動(dòng)。熱啟動(dòng)利用從先前運(yùn)行中學(xué)到的知識(shí)，用于在小型設(shè)計(jì)或ATPG修改后節(jié)省時(shí)間。為了減少TSO.ai的周轉(zhuǎn)時(shí)間，可以先對(duì)故障樣本進(jìn)行冷啟動(dòng)，然后對(duì)完整的故障集合進(jìn)行熱啟動(dòng)。
在這兩種啟動(dòng)模式中，用戶可以自定義并行的TestMAX ATPG運(yùn)行數(shù)量和學(xué)習(xí)迭代次數(shù)，這些并行運(yùn)行被視為在多臺(tái)機(jī)器上運(yùn)行的“工作人員（Workers）”（如下圖所示），而每臺(tái)機(jī)器上的迭代次數(shù)被稱為“乘數(shù)（multiplier）”。根據(jù)可用的計(jì)算資源，用戶可以選擇使用更多的工作人員與較低的乘數(shù)以快速得到結(jié)果，或者使用較少的工作人員與較高的乘數(shù)來在運(yùn)行時(shí)進(jìn)行權(quán)衡。
具體到實(shí)際操作，為了縮短TSO.ai的周轉(zhuǎn)時(shí)間，我們可以先對(duì)一個(gè)小的故障樣本執(zhí)行冷啟動(dòng)，配置為使用12個(gè)工作人員和3個(gè)乘數(shù)。接著，對(duì)完整的故障集合進(jìn)行熱啟動(dòng)，這時(shí)的配置可以調(diào)整為使用5個(gè)工作人員和1個(gè)乘數(shù)。
系統(tǒng)學(xué)習(xí)和重用的模型：ML模型在整個(gè)設(shè)計(jì)周期中不斷訓(xùn)練
目前在早期客戶參與的結(jié)果中，TSO.ai在多個(gè)領(lǐng)域有持續(xù)的測(cè)試成本降低。在許多情況下，pattern數(shù)量平均減少了20-25%。其中在某些最佳案例中，有超過50%的pattern減少。具體可參見下圖。
新思科技建議的TSO.ai使用流程如下：
缺陷覆蓋率、pattern count以及運(yùn)行時(shí)間是評(píng)估ATPG工具結(jié)果時(shí)需要考慮的三個(gè)關(guān)鍵指標(biāo)。TSO.ai工具是未來芯片測(cè)試領(lǐng)域的瑰寶。它不僅通過自動(dòng)優(yōu)化pattern數(shù)量降低了測(cè)試成本，還通過消除冗長(zhǎng)和隨機(jī)的ATPG迭代大大縮短了測(cè)試時(shí)間。最令人印象深刻的是，無論是資深工程師還是初入行的新手，都能通過它實(shí)現(xiàn)專家級(jí)的工作效率。
AI驅(qū)動(dòng)芯片設(shè)計(jì)的時(shí)代已經(jīng)來臨
早在2020年，新思科技推出了全球首個(gè)用于芯片設(shè)計(jì)的AI應(yīng)用程序DSO.ai；2021年該公司創(chuàng)下了一個(gè)世界生產(chǎn)力記錄，一個(gè)工程師完成了10個(gè)模塊的設(shè)計(jì)，而且總功率降低了9%；2022年，DSO.ai取得了前所未有的采用記錄，半導(dǎo)體行業(yè)的TOP10中有9家公司采用了這一技術(shù)。與傳統(tǒng)設(shè)計(jì)方法相比，使用AI設(shè)計(jì)的芯片在性能上有了100%的提升，且DSO.ai已經(jīng)使得超過100種商業(yè)產(chǎn)品通過了設(shè)計(jì)驗(yàn)證。
2023年，新思科技推出了行業(yè)首個(gè)AI驅(qū)動(dòng)的電子設(shè)計(jì)自動(dòng)化(EDA)整體解決方案Synopsys.ai，該全流程解決方案涵蓋了設(shè)計(jì)、測(cè)試、驗(yàn)證和制造等多個(gè)方面。它包括用于下一代設(shè)計(jì)的DSO.ai，用于驗(yàn)證的VSO.ai以及本文所講的用于測(cè)試的TSO.ai。
Synopsys.ai EDA整體解決方案
可以說，AI已經(jīng)滲透到芯片產(chǎn)業(yè)鏈的各個(gè)過程，從設(shè)計(jì)、制造到測(cè)試，都展現(xiàn)出了巨大的潛力。這種滲透使得工程師能夠更多地專注于芯片的質(zhì)量和差異化，而不是繁瑣的重復(fù)任務(wù)。未來，隨著AI和深度學(xué)習(xí)與EDA工具的深度磨合和優(yōu)化，將進(jìn)一步推動(dòng)半導(dǎo)體技術(shù)的革新。
