本文來自微信公眾號“半導(dǎo)體產(chǎn)業(yè)縱橫”。
相同任務(wù)下，該芯片實現(xiàn)片上學(xué)習(xí)的能耗僅為先進工藝下專用集成電路（ASIC）系統(tǒng)的3%。
當(dāng)前，生成式人工智能已引爆新一輪智能革命的發(fā)展浪潮，大算力支撐下的人工智能技術(shù)極大改變著人類的生產(chǎn)生活方式。可隨之而來的海量參數(shù)令算力需求持續(xù)攀升，如何解決龐大的算力缺口，實現(xiàn)能效比的大幅提升，正在變得日益迫切。高算力、高能效芯片作為算力的具體載體，已成為驅(qū)動本輪智能革命發(fā)展的核心底座，更是推動人類社會不斷發(fā)展的動力源泉。
面向傳統(tǒng)存算分離架構(gòu)制約算力提升的重大挑戰(zhàn)，清華大學(xué)集成電路學(xué)院吳華強教授、高濱副教授聚焦憶阻器存算一體技術(shù)研究，探索實現(xiàn)計算機系統(tǒng)新范式。
憶阻器存算一體技術(shù)從底層器件、電路架構(gòu)和計算理論全面顛覆了馮·諾依曼傳統(tǒng)計算架構(gòu)，可實現(xiàn)算力和能效的跨越式提升，同時，該技術(shù)還可利用底層器件的學(xué)習(xí)特性，支持實時片上學(xué)習(xí)，賦能基于本地學(xué)習(xí)的邊緣訓(xùn)練新場景。當(dāng)前國際上的相關(guān)研究主要集中在憶阻器陣列層面的學(xué)習(xí)功能演示，然而實現(xiàn)全系統(tǒng)集成的、支持高效片上學(xué)習(xí)的憶阻器芯片仍面臨較大挑戰(zhàn)，至今還未實現(xiàn)，主要在于傳統(tǒng)的反向傳播訓(xùn)練算法所要求的高精度權(quán)重更新方式與憶阻器實際特性的適配性較差。
為解決上述難題，清華大學(xué)集成電路學(xué)院教授吳華強、副教授高濱基于存算一體計算范式，研制出全球首顆全系統(tǒng)集成的、支持高效片上學(xué)習(xí)（機器學(xué)習(xí)能在硬件端直接完成）的憶阻器存算一體芯片，在支持片上學(xué)習(xí)的憶阻器存算一體芯片領(lǐng)域取得重大突破，有望促進人工智能、自動駕駛可穿戴設(shè)備等領(lǐng)域發(fā)展。相關(guān)成果在線發(fā)表于最新一期的《科學(xué)》。
憶阻器存算一體學(xué)習(xí)芯片及測試系統(tǒng)
據(jù)介紹，該芯片實現(xiàn)片上學(xué)習(xí)的能耗僅為先進工藝下專用集成電路（ASIC）系統(tǒng)的1/35，同時有望實現(xiàn)75倍的能效提升。
基于憶阻器存算一體實現(xiàn)高效片上學(xué)習(xí)的通用算法和架構(gòu)
利用神經(jīng)啟發(fā)的憶阻器芯片進行邊緣學(xué)習(xí)
小車自動追蹤控制的增量學(xué)習(xí)演示
相同任務(wù)下，該芯片實現(xiàn)片上學(xué)習(xí)的能耗僅為先進工藝下專用集成電路（ASIC）系統(tǒng)的3%，展現(xiàn)出卓越的能效優(yōu)勢，極具滿足人工智能時代高算力需求的應(yīng)用潛力，為突破馮·諾依曼傳統(tǒng)計算架構(gòu)下的能效瓶頸提供了一種創(chuàng)新發(fā)展路徑。
“存算一體片上學(xué)習(xí)在實現(xiàn)更低延遲和更小能耗的同時，能夠有效保護用戶隱私和數(shù)據(jù)。”博士后姚鵬介紹，該芯片參照仿生類腦處理方式，可實現(xiàn)不同任務(wù)的快速“片上訓(xùn)練”與“片上識別”，能夠有效完成邊緣計算場景下的增量學(xué)習(xí)任務(wù)，以極低的耗電適應(yīng)新場景、學(xué)習(xí)新知識，以滿足用戶的個性化需求。
比如，有些人習(xí)慣在數(shù)字“7”的中間加一短橫。一開始，智能芯片并不認(rèn)識這個符號，然而訓(xùn)練了兩三個這樣書寫的“7”后，它就能準(zhǔn)確將其識別為數(shù)字“7”。
在復(fù)雜多變的國際形勢下，突破“卡脖子”技術(shù)仍是當(dāng)下的重點。
面對先進研發(fā)設(shè)備短缺等現(xiàn)實問題，團隊成員都有著些許的茫然，每一步走的是否正確，結(jié)果能否達到預(yù)期，工藝還能否更加優(yōu)化……這些都是壓在每個人身上的巨石。
首先，是技術(shù)挑戰(zhàn)。憶阻器芯片的研發(fā)涉及到材料科學(xué)、物理學(xué)、電子工程等多學(xué)科的前沿知識。在諸多技術(shù)難題中，首先要解決的是如何實現(xiàn)憶阻器件的大規(guī)模集成。通過大量實驗和理論研究，團隊提出了架構(gòu)-電路-工藝協(xié)同優(yōu)化方法，為存算一體系統(tǒng)的設(shè)計提供了指導(dǎo)。
其次，是工程挑戰(zhàn)。有了大規(guī)模集成的工藝、關(guān)鍵的電路設(shè)計，如何克服底層多尺度非理想導(dǎo)致的誤差，集合成一個高效的系統(tǒng)芯片？在團隊老師和學(xué)生的共同努力下，研究提出STELLAR架構(gòu)，完成算法優(yōu)化及仿真實驗，制備出全系統(tǒng)集成的高效存算一體學(xué)習(xí)芯片，實現(xiàn)速度和能效的大幅提升。
“路不好走，卻意義非凡，它是當(dāng)前全球高科技領(lǐng)域較量的重要戰(zhàn)場。”高濱認(rèn)為，芯片研究是一件久久為功的事情，前方找不到的突破口，卻能在日積月累的研究學(xué)習(xí)中獲得。
張文彬、姚鵬作為學(xué)術(shù)論文的第一作者，博士期間接觸了大量如半導(dǎo)體、微電子、軟件算法和類腦計算等不同方向的科研知識，積累了豐碩的研發(fā)成果和豐富的工程建設(shè)經(jīng)驗。
從無到有、從弱到強。在科研這條沒有捷徑的路上，“芯青年”們無數(shù)次制備觀察后放棄，又在無數(shù)次歸零后重新開始，跨越一座又一座險峰。
放眼未來，吳華強希望團隊的方案、技術(shù)能夠走出實驗室，切切實實推動科研成果轉(zhuǎn)化，致力服務(wù)國家所需、社會所需。
